Аппаратная отправка по времени позволяет отправлять циклические фреймы точно в момент начала цикла VS EtherCAT Master без каких-либо задержек. Обычно, VS EtherCAT Master начинает подготовку циклического фрейма в начале его цикла. Поэтому действительное время отправки сдвигается на время требуемое для подготовки.
Функциональность аппаратная отправка по времени может быть использована только в целевых системах в которых есть аппаратный таймер. При использовании этой функциональности, VS EtherCAT Master подготавливает фреймы заранее до начала цикла и передает их аппаратному модулю целевой системы. Таким образом, в момент начала цикла аппаратный модуль просто отправляет готовые фреймы без задержки. Функциональность доступна для целевых систем, которые разработаны на базе Xilinx Zynq SoC / Zynq UltraScale+ MPSoC семейства, Intel FPGA Cyclone V SoC и Texas Instruments Sitara AM437x/AM57x.
Эмуляция отправки по времени
В случае отсутствуя аппаратного таймера в целевой системе, невозможно использовать аппаратную отправку по времени, но можно её имитировать программно. Эмуляция отправки по времени позволяет программно имитировать аппаратную отправку по времени. Эмуляция также как и сама аппаратная отправка по времени позволяет уменьшить задержку при отправке циклического фрейма.
При использовании эмуляции отправки по времени Master подготавливает фреймы заранее, до начала цикла, и передает их отдельному потоку (вместо аппаратного модуля при аппаратной отправке по времени) который отправляет их когда стартует цикл.
Функциональность включена во все классы Master и не требует дополнительного лицензирования.
